

6.24 异常与中断——硬布线控制器的改造

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.24） | 重要度 ★★★ | 常见考法：选择题/简答题（中断响应状态、断点保存、状态机改造）

一句话核心：给硬布线控制器加异常/中断，本质是在状态机里增加“中断响应”状态，并在指令边界判断请求

一、三级时序的改造





本图定位：在三级时序状态机中增加中断响应周期/状态


考点/易错

- 中断响应发生在一条指令执行结束后的指令边界，不在指令中途
- 新增状态完成：关中断、保存断点（PC+PSW，408 口径）、中断识别/送 ISR 入口
- 中断响应状态与取指/执行状态并列，是硬件状态，不是一条机器指令
- 易错：中断响应不是“插入一条指令”；它是控制器状态机的一个状态

补充

- 三级时序硬布线需要额外的状态周期/节拍来容纳中断响应
- 断点保存位置取决于架构：x86 压栈，MIPS 存 EPC；EPC 需要软件及时转存

二、现代时序的改造



支持中断功能的现代时序有限状态机FSM（以单总线结构CPU和MIPS32指令为例）

本图定位：在现代 FSM 中增加中断响应状态和 eret 状态

考点/易错

- 在指令执行结束状态增加“有中断请求？”判断，成立则进入中断响应状态
- 中断响应状态产生控制信号：关中断、PC→EPC、中断入口→PC、清中断请求
- eret 指令需要单独的微程序/状态，完成 EPC→PC 并开中断
- 易错：中断响应状态不是 ISR；ISR 是响应结束后执行的软件
- 易错：中断返回不是普通跳转，eret 要恢复 PC 和中断允许状态

补充

- 与 6.23 数据通路改造、6.25 微程序控制器改造对照：三者是同一件事的三种控制器实现
- 408 常问“中断响应需要哪些控制信号”：关中断、保存断点、送入口、清请求

三、易错辨析

- 中断响应在指令边界，不在指令中途
- 中断响应是硬件状态，不是机器指令
- 断点 = PC+PSW（408 口径），现场 = 通用寄存器（软件保存）
- 中断响应状态与 ISR 分离：前者硬件，后者软件
- eret 不是普通 RET：它要恢复 PC 和中断允许状态

四、知识关联

- 前置：6.12 控制器——现代时序的硬布线控制器、6.21 异常与中断——概述、6.22 异常与中断——处理过程、6.23 异常与中断——为数据通路增加异常与中断处理功能
- 后续：6.25 异常与中断——微程序控制器的改造、6.26 异常与中断——中断服务程序（ISR）
- 跨章：8.10 单级中断处理流程、8.11 多重中断的处理流程
- 全章导航：6.0 导航与术语